7系列 – 上电前PROGRAM_B引脚保持低电平不会延迟配置-Xilinx-AMD社区-FPGA CPLD-ChipDebug

7系列 – 上电前PROGRAM_B引脚保持低电平不会延迟配置

描述

如何在a7系列器件上电时延迟配置,这与现有器件系列有何不同?

在现有器件系列中,PROG或INIT引脚可在上电时保持低电平以延迟配置。在7系列器件中,PROG引脚是边缘敏感的,而不是电平敏感的;因此,在上电时将此引脚保持为低电平不会继续延迟配置。

要延迟配置,请将INIT引脚保持为低电平。 INIT是一个开漏驱动器,需要引脚上拉,以便在器件释放后将引脚拉高。器件仅将引脚驱动为低电平,然后在器件准备好开始配置时释放引脚。然后,INIT引脚必须变为高电平,以便对模式引脚进行采样并开始配置过程。

请登录后发表评论

    没有回复内容