LogiCORE IP DisplayPort的设计咨询主答复记录-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE IP DisplayPort的设计咨询主答复记录

描述

设计咨询答复记录是针对当前正在进行的设计重要且被选择包含在Xilinx警报通知系统中的问题创建的。

本设计咨询涵盖LogiCORE IP DisplayPort核心。

有关Xilinx DisplayPort解决方案的所有当前发行说明和已知问题的列表,请参阅“IP发行说明指南”:
http://www.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

设计咨询于2011年8月22日提醒:
07/01/2011 – (Xilinx答复42952) LogiCORE IP DisplayPort设计咨询 – Virtex-5器件支持已被删除

设计咨询于2011年8月22日提醒:
06/06/2013 – (Xilinx答复56138) LogiCORE IP DisplayPort v3.2的设计咨询 – 为什么在使用DIVIDE = 2的BUFIO2时无法获得任何输出?

设计咨询于2014年7月2日提醒:
07/02/2014 – (Xilinx答复57950) LogiCORE IP DisplayPort v3.2的设计咨询 – 14.7中已从ISE中删除了支持

要更新Xilinx警报通知首选项,请访问:
http://www.xilinx.com/support/myalerts

修订记录
07/02/2014 – 新增(Xilinx答复57950)
06/06/2013 – 新增(Xilinx答复56138)
07/06/2012 – 修正了核心名称中的拼写错误
08/22/2011 – 新增(Xilinx答复42952)

请登录后发表评论

    没有回复内容