ML561 – CK和CK＃信号是否与QDRII SRAM相关？

描述

UG199， Virtex-5 FPGA ML561存储器接口开发板用户指南 ，v1.2.1，表5-4概述了QDRII SRAM的信号。

时钟（CK，CK＃）应该包含在这里吗？

解

CK和CK＃信号用于DDR2 SDRAM，与QDRII SRAM无关。

在此表中可以忽略它们。