RXAUI v2.1和XAUI v10.1  – 为什么在针对Virtex-7或Kintex-7器件时,示例设计在bitgen中失败-Xilinx-AMD社区-FPGA CPLD-ChipDebug

RXAUI v2.1和XAUI v10.1 – 为什么在针对Virtex-7或Kintex-7器件时,示例设计在bitgen中失败

描述

当我为XAUI或RXAUI示例设计生成Virtex-7或Kintex-7器件比特流时,会出现以下错误消息:

“错误:Bitgen:342-此设计包含不限制(LOC)到特定位置或具有未定义I / O标准(IOSTANDARD)的引脚。这可能导致I / O争用或与电路板电源或连接不兼容性能,信号完整性或在极端情况下会损坏器件或其所连接的组件。为防止出现此错误,强烈建议指定所有引脚位置和I / O标准,以避免潜在的争用或冲突并允许正确比特流创建。要将此错误降级为警告并允许使用未指定的I / O位置或标准创建比特流,您可以应用以下bitgen开关:-gUnconstrainedPins:Allow。“

从ISE 13.2软件开始,如果任何引脚没有分配位置约束或IOSTANDARD,则会出现此错误消息。

有关错误消息以及如何在需要时将其降级为警告消息的更多信息,请参阅(Xilinx答复41615)

请登录后发表评论

    没有回复内容