13.2  – 线速= 3.125 Gbps时,Kintex-7 GTX IBERT  –  TXOUT_DIV和RXOUT_DIV设置为错误值-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.2 – 线速= 3.125 Gbps时,Kintex-7 GTX IBERT – TXOUT_DIV和RXOUT_DIV设置为错误值

描述

当在13.2中生成针对3.125 Gbps线速的Kintex-7 GTX IBERT设计时,ChipScope分析仪中的线速率显示为6.25 G.

这是13.2的已知问题。对于Kintex-7 GTX IBERT内核,TXOUT_DIV和RXOUT_DIV属性设置错误,值为1。

要解决此问题,请在ChipScope Analyzer中单击带有IBERT内核的DRP选项卡,然后找到TXOUT_DIV和RXOUT_DIV属性。将这两个属性更改为2,然后按Enter键。这会使用DRP更改属性,您的线路速率现在应显示3.125 Gbps。

这将在13.3中修复。

请登录后发表评论

    没有回复内容