描述
找到版本：v1.1
已解决的版本和其他已知问题：请参阅（Xilinx答复40469） 。
生成的UCF文件未将sys_reset_n引脚定位到任何特定引脚。从ISE Design Suite13.2软件开始，如果BitGen在没有引脚位置的7系列设计上运行，则会发生以下错误：
“错误：Bitgen：342 – 此设计包含不限制（LOC）到特定位置或具有未定义I / O标准（IOSTANDARD）的引脚。这可能导致I / O争用或与电路板电源或连接不兼容，从而影响性能，信号完整性或在极端情况下会损坏器件或其所连接的组件。为防止此错误，强烈建议指定所有引脚位置和I / O标准，以避免潜在的争用或冲突并允许正确的比特流要将此错误降级为警告并允许使用未指定的I / O位置或标准创建比特流，您可以应用以下bitgen开关：-g UnconstrainedPins：Allow。“
注意：“找到的版本”是指首次发现问题的版本。早期版本中也可能存在该问题，但尚未执行特定测试来验证早期版本。
解
用户应选择适合其电路板设计的引脚位置，并在UCF中找到引脚。
请务必注意，如果针脚的I / O标准位置不正确，则可能会损坏7系列器件。有关更多信息，请参阅（Xilinx答复41615） 。
修订记录
12/06/2011 – 增加了对AR 40469的版本解析参考
07/06/2011 – 初步发布
没有回复内容