Aurora 64b / 66b  –  13.2 ISE软件中的BitGen错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Aurora 64b / 66b – 13.2 ISE软件中的BitGen错误

描述

当我在13.2 ISE软件中为Aurora 64b / 66b 7系列设计生成比特流时,会出现以下错误消息:

“错误:Bitgen:342 – 此设计包含不限制(LOC)到特定位置或具有未定义I / O标准(IOSTANDARD)的引脚。这可能导致I / O争用或与电路板电源或连接不兼容性能,信号完整性或在极端情况下会损坏器件或其所连接的组件。为防止出现此错误,强烈建议指定所有引脚位置和I / O标准,以避免潜在的争用或冲突并允许正确比特流创建。要将此错误降级为警告并允许使用未指定的I / O位置或标准创建比特流,您可以应用以下bitgen开关:-g UnconstrainedPins:Allow。

在13.2 ISE软件中为7系列的Aurora 64b / 66b示例设计生成比特流时会出现此错误消息。该消息涉及以下引脚:

  • DATA_ERR_COUNT [7:0]
  • CHANNEL_UP
  • PMA_INIT
  • INIT_CLK
  • 重启
  • LANE_UP
  • HARD_ERR
  • SOFT_ERR

有关错误消息以及如何将其降级为警告消息的更多信息,请参阅( Xilinx答复41615 )。

请登录后发表评论

    没有回复内容