LogiCORE FIR编译器v5.0  – 断言时为什么RDY信号保持高电平?-Xilinx-AMD社区-FPGA CPLD-ChipDebug