PlanAhead  – 使用导入源不会将CORE Generator IP(xco文件)添加到PlanAhead项目-Xilinx-AMD社区-FPGA CPLD-ChipDebug

PlanAhead – 使用导入源不会将CORE Generator IP(xco文件)添加到PlanAhead项目

描述

我创建了一个PlanAhead项目。

当我尝试添加源时,我选择使用Import Sources导入顶级目录。

目录中存在的所有RTL文件都将添加到项目中。

但是,目录中的.xco文件不会被添加。

为什么他们没有添加,我该如何解决这个问题?

对于包含XPS源的ISE项目,与XPS源关联的Core Generator IP内核将从目录的源导入中排除。

需要使用“导入现有IP”单独导入XCO源文件。

请登录后发表评论

    没有回复内容