13.1 Planahead  – 使用-copy_sources在Tcl中运行综合不会复制包含的文件导致综合失败-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.1 Planahead – 使用-copy_sources在Tcl中运行综合不会复制包含的文件导致综合失败

描述

当我使用-copy_sources运行综合时,XST失败,说明它无法找到包含的文件(这不是项目中的源代码)。

我该怎么做才能解决这个问题?

-copy_sources选项不会复制未显式添加到项目中的文件,因此,包含的文件不会复制到运行目录中。

XST始终在当前工作目录(CWD)中搜索包含的文件,但是,由于CWD已更改为运行目录,因此无法找到仅在原始位置中找到的包含文件。

要解决此问题,请将包含的文件添加到项目中(以便将包含文件复制到运行目录中),或者在Verilog源文件中指定包含文件的绝对路径(其中包含语句)(以便包含文件可以从任何目录中找到)。

在13.2 PlanAhead工具中,-copy_sources选项已得到增强,可以解析Verilog源并使用其他源复制包含文件。

请登录后发表评论

    没有回复内容