13.2 Bitgen  – 错误发生“错误:Bitgen:342  – 此设计包含未限制(LOC)到特定位置或具有未定义I / O标准(IOSTANDARD)的引脚”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.2 Bitgen – 错误发生“错误:Bitgen:342 – 此设计包含未限制(LOC)到特定位置或具有未定义I / O标准(IOSTANDARD)的引脚”

描述

对于7系列系列,如果有任何I / O没有引脚约束或具有未定义的I / O标准,则bitgen将发出错误消息。有关更多详细信息,请参见Xilinx (Xilinx答复41615)

当存在差分对且P侧具有LOC和IOSTANDARD约束时,会错误地发生此错误消息。

这是软件中的错误,将在未来的软件版本中修复。为了解决这个问题,用户可以为差分对的N侧定义LOC和IOSTANDARD。

注意:如果使用PlanAhead工具定义P侧LOC和IOSTANDARD约束,该工具将自动写入N侧LOC和IOSTANDARD约束。

请登录后发表评论

    没有回复内容