13.1 PlanAhead  – 时序参数延迟名称交叉探测不适用于7系列-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.1 PlanAhead – 时序参数延迟名称交叉探测不适用于7系列

描述

时序参数交叉探测以延迟7系列项目的名称数据在PlanAhead工具13.1中不起作用。

在ISE Design Suite 13.1发布时,7个系列部分的Web上的特征数据表尚未完成,因此Virtex-7和Kintex-7 FPGA的延迟名称超链接暂时被禁用。

问题已在PlanAhead工具13.2中得到解决。

请登录后发表评论

    没有回复内容