13.2 PlanAhead  – 使用“显示连接”功能时,高扇出网络将限制所显示的连接数-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.2 PlanAhead – 使用“显示连接”功能时,高扇出网络将限制所显示的连接数

描述

在PlanAhead中选择原始单元格然后选择“显示连接”功能不一定显示与该单元格的所有连接。这是由于PlanAhead中允许显示的连接数限制。这很可能是因为高扇出网将难以查看连接,例如FF上的clk和rst信号。

 

请登录后发表评论

    没有回复内容