13.1 PlanAhead  – 时序报告显示以ms为单位的失败路径而不是ns-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.1 PlanAhead – 时序报告显示以ms为单位的失败路径而不是ns

描述

PlanAhead工具中的定时报告显示了从ns到ms的偏差的失败路径,例如

时间报告显示:

偏差-0.168ns(1.273ns – 1.441ms)

TRCE报告显示:

时钟路径偏差:-0.168ns(1.273 – 1.441)

这个问题在13.2 PlanAhead工具中得到修复。

请登录后发表评论

    没有回复内容