Virtex-5/6,Spartan-6  – 如果引脚悬空,HSWAPEN的状态是什么?-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容