13.2 PlanAhead – 使用内部表示法的CLOCK_DEDICATED_ROUTE约束被更改，导致“放置错误：1205 …”

描述

有些情况下，PlanAhead工具会修改“.ucf”文件中的时钟专用路径约束。相同的设计和约束文件在Project Navigator中运行时没有错误。例如，以下是原始“.ucf”文件中的约束：

PIN“clock / BUFGCE_td / BUFGMUX.O”CLOCK_DEDICATED_ROUTE = FALSE;

运行目录（impl_1_1）中的“.ucf”文件如下所示：

PIN“clock / BUFGCE_td.O”CLOCK_DEDICATED_ROUTE = FALSE;

请注意，缺少BUFGMUX.O。

这会导致以下错误消息：

“错误：放置：1205 – 此设计包含一个全局缓冲区实例，<clock / BUFGCE_td / BUFGMUX>，驱动网络<my_clk>，即驱动以下（前30个）非时钟加载引脚芯片… 。<PIN“时钟/ BUFGCE_td / BUFGMUX.O”CLOCK_DEDICATED_ROUTE = FALSE;>“

解

在所示示例中，BUFGMUX.O是内部单元名称，在设计网表中不存在。 PlanAhead工具仅识别有限数量的内部单元名称。建议在约束文件中使用实际网表/设计名称。布局和布线软件不会失败，因为在完成此检查之前会扩展内部名称。

要解决此问题，您必须手动修改impl目录中的“.ucf”文件，或修改原始约束文件以使其不使用内部单元名称。

此问题已在PlanAhead 13.3工具中得到解决。