13.1 EDK  –  plbv46_axi_bridge v2.00.a  – 错误:MapLib:979  –  LUT4符号-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.1 EDK – plbv46_axi_bridge v2.00.a – 错误:MapLib:979 – LUT4符号

描述

通过PLBV46_AXI_BRIDGE将AXI_V6_DDRX连接到PLB时,我看到下面的MAP错误。

————————————————– ——————————————
错误:MapLib:979 – LUT4符号

“axi_v6_ddrx_0 / axi_v6_ddrx_0 / u_memc_ui_top / u_axi_mc / USE_UPSIZER.upsizer_
D2 / US
E_READ.read_addr_inst / Madd_cmd_next_word_ii_cy <0> 11“(输出

信号= axi_v6_ddrx_0 / axi_v6_ddrx_0 / u_memc_ui_top / u_axi_mc / USE_UPSIZER.up
分级机
_d2 / USE_READ.read_addr_inst / Madd_cmd_next_word_ii_cy <0>)输入
信号

“axi_v6_ddrx_0 / axi_v6_ddrx_0 / u_memc_ui_top / u_axi_mc / USE_UPSIZER.upsizer_
D2 / SI
_register_slice_inst / ar_pipe / storage_data1 <19>“将被裁剪。有关输入原因的详细信息,请参阅映射报告文件的第5部分。
信号将变为未驱动。

————————————————– ——————————————

此消息可能会重复多次。

只要核心在PLB上执行突发事务,就会发生此错误。

确保未选中PLBV46_AXI_BRIDGE的“支持PLB上的突发传输”选项并再次运行实施。

请登录后发表评论

    没有回复内容