7系列 – 如何将LVDS放置在高性能库中

描述

在7系列FPGA中，有高性能（HP）和高范围（HR）组合。惠普Bank的最高Vcco为1.8V。

您如何为HPBank定义LVDS？

解

HRBank的IOSTANDARD是LVDS_25，HP的IOSTANDARD是LVDS。

LVDS和LVDS_25都记录在7系列FPGA SelectIO用户指南（UG471）中。

在以Vcco = 1.5V供电的HP bank上支持LVDS输入，但应限制摆幅以满足Vcco + 0.2V的Vin规范。

注意：如果摆幅为1.725V或更低，这不会引起问题。以1.5V供电的bank不支持内部DIFF_TERM;因此，需要外部100欧姆差分端接电阻。

有关HP和HR bank中LVDS之间电压兼容性的信息，请参阅（Xilinx答复40191）