描述
Virtex-6 FPGA GTX收发器向导的13.1版本1.8和1.9不适用于三速率SDI v1.0内核。
Virtex-6 FPGA GTX收发器向导的1.8和1.9版本生成的GTX包装文件与三速率SDI参考设计（XAPP1075）和ISE 13.1软件中CORE Generator中可用的三速率SDI v1.0内核不兼容，即使使用“hd sdi”协议模板。必须稍微编辑GTX包装器文件才能使用三速SDI。必须如下所示编辑向导生成的顶级GTX包装器。
解
这是一个已知问题，将在ISE 13.2软件的Virtex-6 FPGA GTX收发器向导v1.10中修复。
您可以通过进行以下代码更改来解决此问题：
在Verilog中 ，包装文件中有三行如下所示：
assign gtx0_gtxtest_i = {11’b10000000000，gtx0_gtxtest_bit1,1’b0};
指定gtx0_txreset_i = gtx0_gtxtest_done || GTX0_TXRESET_IN;
分配gtx0_rxreset_i = gtx0_gtxtest_done || GTX0_RXRESET_IN;
上面显示的第一行和第三行必须更改为：
分配gtx0_gtxtest_i = {11’b10000000000，gtx0_gtxtest_bit1 | GTX0_GTXTEST_IN [1]，1’b0};
指定gtx0_txreset_i = gtx0_gtxtest_done || GTX0_TXRESET_IN;
assign gtx0_rxreset_i = GTX0_RXRESET_IN;
在VHDL中 ，这三行在GTX包装器文件中如下所示：
gtx0_gtxtest_i <= b“10000000000”＆gtx0_gtxtest_bit1＆’0′;
gtx0_txreset_i <= gtx0_gtxtest_done或GTX0_TXRESET_IN;
gtx0_rxreset_i <= gtx0_gtxtest_done或GTX0_RXRESET_IN;
第一行和第三行必须更改为：
gtx0_gtxtest_i <= b“10000000000”＆（gtx0_gtxtest_bit1或GTX0_GTXTEST_IN（1））＆’0′;
gtx0_txreset_i <= gtx0_gtxtest_done或GTX0_TXRESET_IN;
gtx0_rxreset_i <= GTX0_RXRESET_IN;
GTX包装器还实例化了一个名为DOUBLE_RESET的模块，该模块是核心所需的。向导确实在Verilog和VHDL中生成必要的文件。为了实现该模块，在与三速率SDI文件不同的目录中，从Virtex-6 FPGA GTX收发器向导生成Verilog和VHDL源。然后，将Virtex-6 FPGA GTX收发器向导模块的文件复制到三速率SDI文件所在的目录。 DOUBLE_RESET模块文件可以在example_design目录中找到，称为double_reset.v和double_reset.vhd。
GTX包装器还有一个附加端口，用于为DOUBLE_RESET模块提供时钟。此端口称为GTX0_DOUBLE_RESET_CLK_IN。对于SDI应用，只需将此端口连接到驱动GTX的GTX0_DCLK_IN端口的同一时钟。
没有回复内容