13.1 EDK  – 软件寄存器的读取数据在CIP向导生成的axi4_lite IP中保持不变-Xilinx-AMD社区-FPGA CPLD-ChipDebug