13.1 PlanAhead  –  TIG路径列在Unconstrained Paths下-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.1 PlanAhead – TIG路径列在Unconstrained Paths下

描述

具有TIG约束的InUCF,时序报告(.twx)显示TIG分析下的相关路径。但是,在PlanAhead工具中,在创建导入P&R结果的项目后,“计时结果”会在“无约束路径”下列出此路径。然而,path属性将TIG显示为应用约束。

这些路径不应被视为“不受约束”,因为它们实际上由TIG约束覆盖。

在ISE Design Suite 13.2中,PlanAhead工具已得到增强,可使报告更加清晰,适用于TIG约束。

请登录后发表评论

    没有回复内容