LogiCORE IP以太网AVB端点v3.1 – 时序仿真偶尔会超时

描述

时序对于以太网AVB端点v3.1内核，示例设计的仿真偶尔会超时：

正在加载work.glbl（快速）
＃从../../implement/results/routed.sdf加载实例
＃从../../implement/results/routed.sdf加载时序数据
＃**注意：（vsim-3587）SDF Backannotation已成功完成。
#Time：0 ps迭代次数：0区域：/ demo_tb文件：../ demo_tb.v
＃**警告：（vsim-3316）某些延迟计时检查网无法解决。 27个负限制归零。使用+ ntc_warn获取更多信息。
#Region：/ demo_tb
＃1269508320
＃0
＃**注意：时序检查无效
＃**错误：Testbench超时

在temac_loopback_shim_inst / ifg_counter_0中，在RST的下降沿（@ 125404ps）和CLK的上升沿（@ 125940ps）之间报告$恢复错误。这是输入到“假装”以太网MAC模块的异步复位信号，该模块仅在示例设计中将信号环回到AVB设计中。

解

该定时仿真失败是由模块上的复位解除断言的定时引起的，该模块不仅仅用作示例而不是用于实际设计中。当在演示测试平台中取消置位复位时，可以稍微改变时序仿真。