XST的设计助手 – 帮助裁剪信号

描述

有关解决XST裁剪问题的帮助，请参阅此答复记录。

注意：本答复记录是Xilinx XST解决方案中心（Xilinx答复38927）的一部分 。 Xilinx XST解决方案中心可用于解决与XST相关的所有问题。无论是开始新设计还是解决问题，请使用XST解决方案中心来指导您获取正确的信息。

解

当所有输入都连接到恒定的高电平或低电平（不包括时钟）时，XST将优化掉触发器和锁存器。 XST这样做是因为触发器或锁存器的输出将具有恒定输出。这种恒定输出将继续驱动之前驱动的相同逻辑;但是，逻辑现在将由恒定值驱动，而不是由触发器或锁存器驱动。有关有用的说明，请参阅下面的图像。

以下示例旨在说明优化一个触发器如何优化多个触发器。考虑以下示例，其中一个触发器将复位和D引脚连接到逻辑低电平。这导致输出（Q）始终为逻辑低。这将产生图2中描述的逻辑。

图1

请注意，在图2中，两个输入现在是常量，类似于图-1中的inst1。同样，这导致输出（Q）引脚上的逻辑恒定。这最终会导致LUT的一个输入连接到逻辑低电平，如图3所示。

图-2

图-3-