LogiCORE IP XAUI v10.1 – ISE Design Suite 13.1 / 13.2 / 13.3的发行说明和已知问题

描述

本答复记录包含LogiCORE IP XAUI v10.1核心的发行说明，该发行说明首次在ISE Design Suite 13.1中发布，包括以下内容：

• 新功能
• 支持的器件
• Bug修复
• 已知的问题

有关安装说明，一般CORE Generator接口已知问题以及设计工具要求，请参阅“ IP版本说明指南” 。对于LogiCORE IPXAUI常见问题（FAQ），请参阅（Xilinx答复33596） 。

解

新功能

• 13.1 / 13.2 / 13.3 ISE Design Suite支持

支持的器件

• Kintex-7 XC
• Virtex-7 XC
• Spartan-6 XQ LX / LXT
• Virtex-5 XQ LXT / FXT / SXT
• Virtex-6 XQ LXT / SXT
• Spartan-6 XC LXT
• Virtex-4 XC FX
• Virtex-5 XC LXT / FXT / SXT / TXT
• Virtex-6 XC CXT / LXT / HXT / SXT
• Virtex-6L XC LXTL / SXTL

注意：有关完整的器件和封装支持列表，请在XAUI v10.1的“支持的系列”下查看Xilinx CORE Generator GUI。

已解决的问题

• （Xilinx答复39492） – LogiCORE IP XAUI – GTX收发器延迟对准器勘误和解决方法
• （Xilinx答复35591） – Spartan-6 FPGA GTP收发器向导-tx_sync模块未使用适当的等待时间

已知的问题

• （Xilinx答复40897） – LogiCORE IP-Xs见于ModelSim 6.6c功能或时序仿真
• （Xilinx答复35241） -LogiCORE IP XAUI v9.2 – 在某些Virtex-5 FPGA示例设计时序仿真中可以看到超时
• （Xilinx答复24678） – Virtex-4 FPGA GT11 SmartModel仿真 – 在SimPrims时序仿真中TX串行输出偏斜
• （Xilinx答复42673） – LogiCORE IP XAUI v10.1,7系列收发器包装 – ISE 13.2 / 13.3中的GTX端口名称更改
• （Xilinx答复 42850 ） – RXAUI v2.1和XAUI v10.1 – 为什么示例设计在针对Virtex-7或Kintex-7器件时bitgen失败
• （Xilinx答复42842） – 7系列GTX收发器 – PLLREFCLK选择更改导致ISEDesign Suite 13.1中出现仿真问题
• （Xilinx答复44392） – LogiCORE IP XAUI v10.1，Kintex-7 / Virtex-7 – GTRXRESET引脚必须置位，直到PLL锁定为止
• （Xilinx答复43482） – 配置时的7系列GTX收发器复位要求
• （Xilinx答复44858） LogiCORE IP XAUI v10.1 – 在ISE Design Suite 13.2 / 13.3中7系列器件的块封装中，GTn_RXCDRRESET和GTn_RXBUFRESET端口连接发生了变化
• （Xilinx答复44860） LogiCORE IP XAUI v10.1 – 在7系列IES器件上实现核心所需的更改