Aurora 8b / 10b  – 重新连接电缆后FRAME_ERR保持高电平-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Aurora 8b / 10b – 重新连接电缆后FRAME_ERR保持高电平

描述

当链路中断时,例如通过拔出链路电缆,可能发生在重新连接时,核心永久地断言FRAME_ERR信号。在这种情况下,只能通过重置核心来取消激活。此行为仅在4字节模式下发生。

可以修复此问题,替换sideband_output文件中的以下代码:

总是@(posedge USER_CLK)
FRAME_ERR_RESULT <=`DLY FRAME_ERR || (END_AFTER_START &&!START_WITH_DATA)||
(END_BEFORE_START && START_WITH_DATA &&!storage_not_empty_c)||
(END_BEFORE_START &&!START_WITH_DATA && total_lanes_c == 0);

有:

总是@(posedge USER_CLK)

FRAME_ERR_RESULT <=`DLY(END_AFTER_START &&!START_WITH_DATA)||
(END_BEFORE_START && START_WITH_DATA &&!storage_not_empty_c)||
(END_BEFORE_START &&!START_WITH_DATA && total_lanes_c == 0);

预计这将在ISE 13.3软件中修复。

请登录后发表评论

    没有回复内容