13.1 EDK,AXI互连 – 错误:EDK:3900  – 互连不支持直接从1024位缩小-Xilinx-AMD社区-FPGA CPLD-ChipDebug

13.1 EDK,AXI互连 – 错误:EDK:3900 – 互连不支持直接从1024位缩小

描述

将1024位AXI主机连接到32位互连时,会发生以下错误:

错误:EDK:3900 – 从TCL程序“sys_drc_downsize_ratio”第15行发出
axi4_0(axi_interconnect) –
互连不支持直接从1024位(SI插槽2)缩小到32位(互连原生宽度)。

我该如何解决这个限制?

通过将AXI互连配置为具有大于32位的数据宽度,可以避免此限制。此设置可在AXI互连GUI的“常规”选项卡中找到,作为互连数据宽度。 MHS的例子是:

PARAMETER C_INTERCONNECT_DATA_WIDTH = 64

AXI互连数据表将从EDK 13.2开始注意到此限制。

请登录后发表评论

    没有回复内容