10.1 EDK  – 错误:ICACHE地址空间与总线ixcl上的IP不匹配-Xilinx-AMD社区-FPGA CPLD-ChipDebug

10.1 EDK – 错误:ICACHE地址空间与总线ixcl上的IP不匹配

描述

将外围器件添加到我的系统并重新生成地址后,会发生以下错误:

“为OPTION IPLEVEL_DRC_PROC运行DRC Tcl程序……
错误:MDT – 从TCL程序发出“check_icache_fsl”行86microblaze_0(microblaze)
– ICACHE地址空间[0x24000000:0x27FFFFFF]与总线“ixcl”上的IP“DDR2_SDRAMx16”不匹配
错误:MDT – platgen因错误而失败!
make:*** [implementation / system.bmm]错误2
完成!

可能有什么问题,如何解决错误?

如果在生成系统地址时更改了DDR2地址,则可能会发生MicroBlaze和DDR2之间的缓存地址不匹配。

可以通过更改MicroBlaze的缓存地址或DDR2的地址来轻松纠正它们,使它们相互匹配。

请登录后发表评论

    没有回复内容