FIFO Generator v6.2 – PROG_FULL标志提前断言2个时钟周期

描述

PROG_FULL标志相对于wr_data_count信号提前两个时钟周期被置位。

例如，我有一个测试用例，对于4096深的FIFO，Full Threshold Assert Value设置为2048。

我已经在Behavioral和Timing Simulations中确认，当wr_data_count信号达到值2046时，PROG_FULL标志将置位。

数据表没有明确解释何时应该相对于wr_data_count信号断言PROG_FULL。

但是，wr_data_count信号是我用来确定FIFO状态的信号。

应该更改或记录此行为，以便让客户知道会发生什么。

解决方法是在PROG_FULL输出后简单地添加两个寄存器。

解

这是预期的行为。

对于用户配置，“使用额外逻辑”应设置为true以获取wr_data_count的更准确信息。

用户指南的“数据计数”部分对此进行了解释