XST的设计助手 – 帮助实例化基元-Xilinx-AMD社区-FPGA CPLD-ChipDebug

XST的设计助手 – 帮助实例化基元

描述

请参阅此答复记录以获取实例化原语的帮助。

注意:本答复记录是Xilinx XST解决方案中心(Xilinx答复38927)的一部分 。 Xilinx XST解决方案中心可用于解决与XST相关的所有问题。无论是开始新设计还是解决问题,请使用XST解决方案中心来指导您获取正确的信息。

下面是一个核对表,用于验证在VHDL或Verilog中实例化Xilinx原语时:

VHDL:

  • 确保实例化与“库指南”指示的内容之间的端口名称一致。请参阅(Xilinx答复38931)以查看相应的“库指南”。
  • 确保实例化与“库指南”指示的端口宽度一致。请参阅(Xilinx答复38931)以查看相应的“库指南”。
  • 确保实例化与“库指南”指示的端口之间的端口方向一致。请参阅(Xilinx答复38931)以查看相应的“库指南”。
  • 确保在实例化之后的每个连接之后放置逗号,但最后一个连接除外。
  • 组件声明不是必需的。
  • 确保包括UNISIMS库。
  • 资本化并不重要。
  • 在实例化中,请记住实例名称在冒号之前。原始名称出现在冒号之后。
  • 如果实例化中未包含所有属性,请确保“库”指南中列出的默认值是预期的。请参阅(Xilinx答复38931)以查看相应的“库指南”。

Verilog的:

  • 资本化必须与库指南相匹配。
  • 确保实例化与“库指南”指示的内容之间的端口名称一致。请参阅(Xilinx答复38931)以查看相应的“库指南”。
  • 确保实例化与“库指南”指示的端口宽度一致。请参阅(Xilinx答复38931)以查看相应的“库指南”。
  • 确保实例化与“库指南”指示的端口之间的端口方向一致。请参阅(Xilinx答复38931)以查看相应的“库指南”。
  • 确保在每个连接之后放置逗号,但最后一个连接除外。
  • 在实例化中,请记住原始名称位于实例名称之前。
  • 如果实例化中未包含所有属性,请确保“库”指南中列出的默认值是预期的。请参阅(Xilinx答复38931)以查看相应的“库指南”
请登录后发表评论

    没有回复内容