Virtex-6 FPGA GTH收发器 – RX_CTRL_OVRD_LANE2 / 3的DRP地址-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Virtex-6 FPGA GTH收发器 – RX_CTRL_OVRD_LANE2 / 3的DRP地址

xilinx_wiki等级-LV2-ChipDebug6年前发布
80

描述

UG371中的当前DRP地址映射包含RX_CTRL_OVRD_LANE2和RX_CTRL_OVRD_LANE3 GTH寄存器地址的错误。此答复记录包含正确的地址。

解

当前GTH Resisters DRP地址：
RX_CTRL_OVRD_LANE2：0x42 0 E.
RX_CTRL_OVRD_LANE3：0x43 0 E.

正确的GTH注册DRP地址：
RX_CTRL_OVRD_LANE2：0x42 1 E.
RX_CTRL_OVRD_LANE3：0x43 1 E.

FPGAFPGA-CPLDxilinx赛灵思
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面