Aurora 64B / 66B v5.1  –  ISE Design Suite 12.4的发行说明和已知问题-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Aurora 64B / 66B v5.1 – ISE Design Suite 12.4的发行说明和已知问题

描述

本答复记录包含在ISE Design Suite 12.4中发布的Aurora 64B / 66B v5.1 Core的发行说明,其中包括以下内容:

  • 新功能
  • Bug修复
  • 已知的问题

有关安装说明,一般CORE Generator已知问题和设计工具要求,请参阅“ IP发行说明指南”网址为: http//www.xilinx.com/support/documentation/ip_documentation/xtp025.pdf


新功能

  • ISE 12.4软件支持
  • AXI4-Streaming Protocol支持
  • Virtex-6 HXT / GTH VHDL支持


Bug修复

  • Linux和Windows操作系统之间的C_REFCLK_FREQUENCY值错误
  • 由于来自CC逻辑的RXData未对准导致数据丢失
  • Virtex-6 GTX收发器 – MMCM无法锁定,TX / RXRESETDONE无法置位
  • Virtex-6 MMCM无法锁定
  • 对于Simplex TX设计,GTX_TX_CLK_SOURCE应指向TXPLL
  • TXPLLKDET在Virtex-6 GT Wrapper中并不高

已知的问题

  • 支持的Virtex-6 HXT / GTH最大通道为8通道
  • Virtex-6 HXT / GTH选择的四边形应该是连续的 – 两个使用的四边形之间不能有一个未使用的四边形
  • Virtex-6 HXT / GTH解决方案正在等待硬件验证
  • 用户指南/数据表中存在Virtex-5特定内容
请登录后发表评论

    没有回复内容