Spartan-6  – 是否可以使用IBUFGDS或IBUFG在器件的顶部和底部驱动PLL?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Spartan-6 – 是否可以使用IBUFGDS或IBUFG在器件的顶部和底部驱动PLL?

描述

我想在器件的顶部和底部驱动PLL。是否可以使用IBUFGDS或IBUFG?

IBUFGDS和IBUFG具有与其“本地”CMT(PLL和2 DCM)的专用连接。使用IBUFGDS或IBUFG在器件的顶部和底部驱动PLL或DCM会导致路由错误,因为它们仅限于可以路由到的位置全球时钟网络。

使用上述设置可能会导致以下PLACE错误:

“错误:放置:1115 – 不可路由放置!已发现时钟IOB / BUFIO时钟组件对未放置在可路由时钟IOB / BUFIO站点对。时钟IOB组件<CLK_p>放置在站点<PAD101>。 BUFIO组件<SP6_BUFIO2_INSERT_PLL1_ML_BUFIO2_0>位于<BUFIO2_X4Y20>站点。“

ABUFG应用于从GCLK引脚到多个CMT的路由,或者到达器件的顶部和底部。

请登录后发表评论

    没有回复内容