XST的设计助手 – 如何推断DSP模块

描述

有关推断DSP模块的帮助，请参阅此答复记录

注意：本答复记录是Xilinx XST解决方案中心（Xilinx答复38927）的一部分 。

Xilinx XST解决方案中心可用于解决与XST相关的所有问题。

无论是开始新设计还是解决问题，请使用XST解决方案中心来指导您获取正确的信息。

解

在推断以下块时，XST可以推断DSP块：

• 加法器
• 减法
• 乘法器
• 乘加
• 乘法累加

默认情况下，XST 不会推断加法器或减法器的DSP模块。必须使用USE_DSP约束来强制XST推断DSP块。有关应用USE_DSP约束的帮助，请参阅（Xilinx答复39749） 。

默认情况下，XST将推断用于乘法器，乘法加法和乘法累加宏的DSP块。当操作数的端口宽度很小时，XST不会推断这些宏的DSP块。如果端口宽度很小，则XST可以推断常规结构逻辑以实现逻辑。

操作数的最小大小取决于目标器件。 Spartan-6 FPGA的阈值小于Virtex-6 FPGA。

必须使用USE_DSP约束来强制XST在端口太小时推断DSP块。有关应用USE_DSP约束的帮助，请参阅（Xilinx答复39749） 。

要提高DSP模块的性能，请确保管道。当结果流水线化时，DSP模块将具有更高的性能。请参阅DSP块文档以找到流水线的最佳阶段。

如果XST推断出比器件包含的更多的DSP模块，那么请务必使用XST提供的DSP_UTILIZATION_RATIO选项。

XST还可以全局使用USE_DSP选项。如果USE_DSP选项设置为“automax”，那么如果有可用于该器件的DSP模块，XST将确保仅推断其他DSP模块。