Aurora 8B10B v5.2和v6.1 – 示例设计中禁用了时钟校正

描述

为什么我在使用示例设计时从未看到传输的时钟校正序列？

解

由于lane_up_reduce_i信号的极性不正确，示例设计错误地将standard_cc_module模块保持在复位状态。如果在进入standard_cc_module模块之前反转example_design模块中的lane_up_reduce_i信号，这将解决您的问题。