Spartan-6的设计咨询 – LX100 / LX100T SMAP x16最大CCLK频率降低

描述

以下器件和配置界面的最大CCLK频率降低：

Spartan-6 LX100 / LX100T SelectMAP x16-only -4 / -3 / -2

最大频率已从40 MHz降至35 MHz。

解

数据手册更新可参见2010年11月4日的DS162版本1.10（ http://www.xilinx.com/support/documentation/data_sheets/ds162.pdf ）。

在x16模式下，Spartan-6 FPGA不支持PROM或闪存器件。但是，以下情况可能会受到影响：
– 定制系统级配置解决方案，以> 35 MHz的频率驱动SelectMAP x16总线。
– 以> 35 MHz驱动SelectMAP x16总线的处理器
– ICAP设计以> 35 MHz驱动SelectMAP x16总线（这将在DRC警告中标记，表示ICAP时序违规> 20 MHz.ICAP DRC设置为最大回读CCLK频率）。

对这些应用没有影响：
– 对于在x16宽度下运行的BPI闪存没有影响，因为系统级时序导致CCLK在~6 MHz时的最大操作。
– 对<16位宽配置接口没有影响，因为内部配置总线的速度要慢很多倍
– 在x1或x8模式下对任何Xilinx PROM均无影响。
– 对串行，SPI x1 / x2 / x4，JTAG模式没有影响。
– 对加密比特流没有影响，因为它们仅通过串行或x8接口支持。
– 对内部回读CRC没有影响，因为最大回读规范是12 MHz。
– 对ICAP配置CLK的SW DRC没有影响。当CLK> 12 MHz（最大回读频率）时，已经给出了DRC警告。

关于某些规范的优先级的一些附加信息，其中主CCLK最大频率被特定于接口的规范覆盖。例如，隔离的主CCLK的最大频率可能是40 MHz，但是当与并行模式一起使用时，系统级限制可能会使可行频率最大值降低。 DS162通过以下突破主CCLK最大频率规范来描述优先级。以前，只有一个FMCCK行。现在通过接口类型将其分解为规范，以明确指出最重要的限制。