12.3 PlanAhead-Error  – 将冲突的I / O标准分配给该Bank。请运行DRC检查程序-Xilinx-AMD社区-FPGA CPLD-ChipDebug

12.3 PlanAhead-Error – 将冲突的I / O标准分配给该Bank。请运行DRC检查程序

描述

当我对Spartan-6设计进行噪声分析时,我在某个Bank遇到了故障。

无结果:为此Bank分配了冲突的I / O标准。请运行Design Rule Checker。

检查是否已为I / O分配了UNTUNED输出终端。

由于我们没有可获得的特征数据,因此目前不支持UNTUNED值。

要解决此问题,请更改此值,然后重新运行噪声分析。

请登录后发表评论

    没有回复内容