12.3 PlanAhead  – 输入缓冲区溢出,无法放大缓冲区,因为扫描仪使用Reject-Xilinx-AMD社区-FPGA CPLD-ChipDebug

12.3 PlanAhead – 输入缓冲区溢出,无法放大缓冲区,因为扫描仪使用Reject

描述

当我尝试打开使用EDIF创建的项目的网表设计时,PlanAhead工具崩溃,结果终端包含以下错误:

输入缓冲区溢出,因扫描仪使用Reject而无法放大缓冲区

我究竟做错了什么

这是PlanAhead软件中的错误,已在PlanAhead工具12.4中修复。当EDIF定义具有非常长字符串值的属性时,会出现此问题。具有非常长的字符串值的属性通常是未使用的属性,因此可以从网表中手动删除。

请登录后发表评论

    没有回复内容