Virtex-6 FPGA GTX收发器 – 参考时钟相位噪声掩模-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Virtex-6 FPGA GTX收发器 – 参考时钟相位噪声掩模

描述

提供给Virtex-6 GTX收发器中RXPLL或TXPLL的参考时钟质量可以极大地影响发送抖动和接收抖动容限的性能。来自参考时钟的抖动或相位噪声是决定这种性能的重要因素;相位噪声是首选的规范方法,因为它允许设计人员合并基于时间的抖动规范可能忽略的各种频率分量。

本应答记录包含Xilinx根据所使用的PLL设置推荐的参考时钟相位噪声限制。

根据所使用的参考时钟,需要应用不同的掩模。下表描述了掩模的点,在该点之上参考时钟相位噪声不应超过。如果参考时钟超过这些掩模,则会导致额外的抖动TX数据。

相位噪声限值,单位为dBc / Hz:

Ref ClkFrequency(MHz) 在10KHz 100KHz的 1MHz的 10MHz的 20MHz的 30MHz的 40MHz的
100 -126 -128 -130 -135 -136 -140 -144
125 -121 -132 -131 -136 -138 -141 -144
156.25 -119 -130 -130 -135 -136 -140 -143
250 -113 -126 -131 -134 -135 -135 -146
312.5 -110 -125 -132 -135 -135 -135 -135

注意:如果上表中未列出所需的参考时钟速率,请使用相位噪声掩码获取最接近的参考时钟频率。

请登录后发表评论

    没有回复内容