LogiCORE DVB S2 FEC编码器v2.0-在VHDL仿真中使用Virtex-6时,为什么编码器输出不正确?-Xilinx-AMD社区-FPGA CPLD-ChipDebug