Spartan-6 GTP收发器：基于使用的块的延迟表-Xilinx-AMD社区-FPGA CPLD-ChipDebug

评分

Spartan-6 GTP收发器：基于使用的块的延迟表

等级-LV2-ChipDebug

7年前发布

150

描述

本答复记录包含Spartan-6 FPGA收发器的延迟表，类似于Virtex-5 FPGA GTP收发器用户指南中提供的表。这些表将在未来版本中包含在Spartan-6 FPGA GTPTransceiver用户指南中。

解

发送器延迟：

块数	阻止名称	Spartan-6 GTP – TX延迟（TXUSRCLK）
	FPGA TX接口	TXDATAWIDTH = 0	TXDATAWIDTH = 1		TXDATAWIDTH = 2
		1个周期	2个周期		4个周期
	8B / 10B编码器	TXENC8B10BUSE = 0		TXENC8B10BUSE = 1
		0个周期		1个周期
	TX缓冲区	TX_BUFFER_USE = FALSE		TX_BUFFER_USE = TRUE
		1个周期		2.5-3.5周期
	PMA	1.5个循环
	PCS接口	1个周期
总延迟		最大		最低限度
		11个周期		4.5个周期

接收器延迟：

块数	阻止名称	Spartan-6 GTP – RX延迟（RXUSRCLK）
	FPGA RX接口	RXDATAWIDTH = 0	RXDATAWIDTH = 1		RXDATAWIDTH = 2
		2个周期	3个周期		5个周期
	逗号检测	RXCOMMADETUSE = 0		RXCOMMADETUSE = 1
		1个周期		2-4个周期
	8B / 10B解码器	RXDEC8B10BUSE = 0		RXDEC8B10BUSE = 1
		0个周期		1个周期
	RX缓冲区	RX_BUFFER_USE = FALSE		RX_BUFFER_USE = TRUE
		2个周期		1.5-2.5周期+ CLK_COR_MIN_LAT
	PMA	6个循环+/- 1UI
	PCS接口	1个周期
总延迟		最大		最低限度
		19.5 + CLK_COR_MIN_LAT个周期		12个周期

FPGA FPGA-CPLD xilinx 赛灵思

评分

欢迎为Ta评分