描述
如何指定推断RAM的样式
解
有三种选择可以做到这一点。
- 使用XST选项。
- 在GUI中,可以在Process> Properties> HDL Options> RAM Style中找到它。
- 在命令行中,开关是-rom_style / -ram_style
- 使用 。 xcf文件。
MODEL“entity_name”ram_style = {auto |块|分发| pipe_distributed | block_power1 | block_power2}; - 在hdl代码中指定。
的Verilog
(* ram_style =“{auto | block | distributed | pipe_distributed | block_power1 | block_power2}”*)
默认为auto。
VHDL
属性ram_style {signal_name | entity_name}:{signal | entity}是“{auto | block | distributed | pipe_distributed | block_power1 | block_power2}”;
没有回复内容