XC9500XL时序 – 当在低功率MacroCell中约束信号时,它会失败时序,但是当MC不是低功率时它会通过。为什么?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

XC9500XL时序 – 当在低功率MacroCell中约束信号时,它会失败时序,但是当MC不是低功率时它会通过。为什么?

描述

当在低功率MacroCell中约束信号时,它会失败,但是当MC不是低功率时,它会通过吗?

这是一个已知的问题。问题是这些工具没有针对低功耗MacroCell进行正确优化。
要解决这个问题,信号应该过度约束,例如,以下失败,松弛为-1.5nS:
TIMESPEC“TS_ENABLES”=从“en”到“FFS”21 ns;
但是,如果它过度约束如下,它会以100ps的松弛度传递:
TIMESPEC“TS_ENABLES”=从“en”到“FFS”12.5 ns;

请登录后发表评论

    没有回复内容