8.2.01i ISE – Abel设计未正确转换为VHDLxilinx_wiki6年前发布130 描述 在Abel设计的综合阶段,Abel在.VHF文件中转换为VHDL。在一种设计中,发现转换不正确。 解 转换期间的双向信号被定义为输出。 要解决此问题,您可以打开.vhf文件并将类型更改为inout。 最新版本的ISE软件不再支持Abel。 FPGAFPGA-CPLDxilinx赛灵思
没有回复内容