Spartan-6，DCM_CLKGEN – 通过SPI更改M和D后，LOCK重新置位前多久？

描述

当我执行DCM_CLKGEN的仿真并通过SPI更改M和D时，LOCK不会置低。应该是？此外，重新断言还需要多长时间？

解

这是ISE 12.2及更早版本软件中的unisim和simprim模型中的一个问题。更改M和D值后，LOCK不会取消断言。此问题将在ISE Design Suite12.3中修复。
Spartan- 6 FPGA时钟资源用户指南 （UG382）中描述了LOCKED信号的正确功能：
http://www.xilinx.com/support/documentation/user_guides/ug382.pdf
PROGDONE变为高电平后，LOCK重新置位。发生这种情况的时间长度在Spartan- 6 FPGA 数据手册 （DS162）中指定为LOCK_FX：
http://www.xilinx.com/support/documentation/data_sheets/ds162.pdf