布局 – 错误:布局:1023  – 无法安排的位置-Xilinx-AMD社区-FPGA CPLD-ChipDebug

布局 – 错误:布局:1023 – 无法安排的位置

描述

我收到以下错误:
错误:布局:1023 – 无法安排的位置!配置为可选择多路复用器的全局时钟组件<my_bufg_1>放置在站点BUFGMUX_X3Y5中。
此配置要求全局时钟站点BUFGMUX_X3Y6为空或包含全局缓冲器或多路复用器,输入IN0和IN1不是由信号驱动,也不是分别由与原始多路复用器IN1和IN0引脚相同的信号驱动,以便路由两个输入。
换句话说,一个缓冲器上IN0的输入信号必须与另一个缓冲器上驱动IN1的输入信号相同(或者不能驱动其中一个缓冲器),以将两个缓冲器放在配对的站点中。
站点BUFGMUX_X3Y6放置了全局缓冲区<my_bufg_2>。这种设计是无法解决的。

问题是配对的BUFGMUX位置共享路由资源以到达I0 / I1输入引脚。

一个缓冲区的I0与另一个缓冲区的I1共享路由资源,反之亦然。

因此,如果使用BUFGCTRL的两个输入,则该对中的相邻BUFGCTRL必须具有兼容的连接,否则将存在不可路由的连接。

有关更多信息,请参阅UG382:
请登录后发表评论

    没有回复内容