LogiCORE Complex Multiplier v4.0  – 当我从V3.0或v3.1升级到v4.0时,为什么输出不正确?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

LogiCORE Complex Multiplier v4.0 – 当我从V3.0或v3.1升级到v4.0时,为什么输出不正确?

描述

对于LogiCORE Complex Multiplier v4.0,当我从V3.0或v3.1升级到v4.0时,为什么我的输出不正确?

问题在于升级功能。它将表现为旧版本,其OutputHigh设置为除天然产品顶部之外的任何其他内容。

例如,如果输入宽度为A = 8且B = 8,则复数乘法的自然输出宽度为A + B + 1 = 17.宽度为17时,指数为16 downto 0,因此自然OutputHigh为16然而,如果核心具有OutputHigh = 14,那么核心的旧版本的宽度将是15(14下降0)。

在核心的新版本中,每当输出宽度设置为小于自然输出宽度的任何值时,都需要MSB。这意味着新核心将输出16下降2而不是所需的14下降0。

解决方法是使用新的tcl文件替换%Xilinx%\ ISE_DS \ ISE \ coregen \ ip \ xilinx \ dsp \ com \ xilinx \ ip \ cmpy_v4_0 \ gui目录中的’cmpy_v4_0_utils.tcl’文件。请打开一个webcase以接收新的tcl文件。

请登录后发表评论

    没有回复内容