Xilinx PlanAhead设计助手 – 导入放置结果时出现错误和警告-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Xilinx PlanAhead设计助手 – 导入放置结果时出现错误和警告

描述

设计助手的这一部分将帮助您解决在PlanAhead工具中导入展示位置结果时收到的错误和警告。

注意:本答复记录是Xilinx PlanAhead解决方案中心(Xilinx答复37100)的一部分 。 Xilinx PlanAhead解决方案中心可用于解决与PlanAhead工具相关的所有问题。无论您是使用PlanAhead工具开始新设计还是对问题进行故障排除,都可以使用PlanAhead解决方案中心来指导您获取正确的信息。

请参阅(Xilinx答复30154) “WARN:[HD-PAR 0]无法打开文件:/。ncd”

当器件视图中未显示DCM放置时,请参阅(Xilinx答复33380)

当导入.ncd时某些块没有安装信息时,请参阅(Xilinx答复33060)

请登录后发表评论

    没有回复内容