Logicore CPRI v3.2  – 为什么TXRESETDONE永远不会被断言,为什么核心无法与Virtex-6中的stat_code = 0010同步或陷入困境?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Logicore CPRI v3.2 – 为什么TXRESETDONE永远不会被断言,为什么核心无法与Virtex-6中的stat_code = 0010同步或陷入困境?

描述

在Virtex-6 FPGA中出现了一个问题,导致内核无法正常复位,但最高线速率(如果未启用6G则为3.072G,如果启用6G则为6.144G)。

问题是来自GTX的TXRESETDONE信号无法断言。这是由于(Xilinx答复35681)中描述的问题。除了最高线路速率外,用户必须按照(Xilinx答复35681)中的描述实现双GTXTEST脉冲。

此问题将在下一版本的Core(v4.1)中修复,该版本目前计划用于ISE 13.1软件版本。

有关LogiCore CPRI v3.2的发行说明和12.2的已知问题,请参阅(Xilinx答复36969)

请登录后发表评论

    没有回复内容