PlanAhead设计助手 – 布局规划功能和用法-Xilinx-AMD社区-FPGA CPLD-ChipDebug

PlanAhead设计助手 – 布局规划功能和用法

描述

PlanAhead设计助手的这一部分侧重于PlanAhead工具中的布局规划的功能和用法。请从以下选项中进行选择,以查找与您的特定流程相关的信息。

注意:本答复记录是Xilinx PlanAhead解决方案中心(Xilinx答复37100)的一部分.Xilinx PlanAhead解决方案中心可用于解决与PlanAhead工具相关的所有问题。无论您是使用PlanAhead工具开始新设计还是对问题进行故障排除,都可以使用PlanAhead解决方案中心来指导您获取正确的信息。

(Xilinx答复37457) – 在哪里可以找到PlanAhead中关闭时间的信息?
(Xilinx答复37458) – 可以在PlanAhead中应用哪些不同类型的约束?
(Xilinx答复37461) – TRCE和PlanAhead时序分析的时序结果有什么区别?
(Xilinx答复36620) – 松弛直方图是否显示TRCE或PlanAhead时序分析结果?

请登录后发表评论

    没有回复内容