Logicore峰值消除CFR(PC-CFR)v2.0  –  PC-CFR的可重构系数变体是否受到s6 bram问题的影响?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Logicore峰值消除CFR(PC-CFR)v2.0 – PC-CFR的可重构系数变体是否受到s6 bram问题的影响?

描述

PC-CFR的可重配置系数变体是否受Spartan-6 FPGA BRAM问题影响(Xilinx答复34533)

PC-CFR受到S6 BRAM问题的影响(Xilinx答复34533)为了解决任何BRAM问题,建议cpulse系数在每端填充零,并且不写入地址零。这确实减少了2支持的有效系数,但这不会影响核心执行任务的能力。需要将抽头数设置为零填充cpulse的全宽。

请参阅(Xilinx答复33760)有关LogiCORE IP峰值消除波峰因数降低的详细列表 – 发行说明和已知问题

请登录后发表评论

    没有回复内容